Power on Reset 의 줄임말이다.
보통 Reset 이 Active low로 동작하는 IC에 많이 쓴다.
IC에 Power 가 인가되고 약간의 시간(WIZnet Chip들은 500us)동안 Reset이 Low로 인가되어 있어야 하는 경우가 있다.
위 그림과 같이 Pull-up만 연결한 경우는 Pull-up저항에 의해 댐핑 효과료 RST이 조금 늦게 올라가겠지만, 타이밍이 굉장히 짧을 것이고, 정상적인 동작을 하지 못할 수 있다.
이럴때 간단하게 Cap을 달아서 POR 회로를 구성할 수 있다. Cap에 충전되는 동안은 전압상승이 안될테니, RST의 타이밍이 조금 늦춰진다. Cap의 값은 IC에 따라, 회로 특성에따라 달아주면 될 듯 하다.
POR IC 를 장착하면, 아주 문제없이 깔끔
'기술자료' 카테고리의 다른 글
RT6150 DCDC 설계(2) - 동작구조 (2) | 2024.02.16 |
---|---|
RT6150 DCDC 설계(1) - PSM이란? (0) | 2024.02.15 |
PoE란 무엇인가? (0) | 2022.12.06 |
Voltage Level Change of Differential Line According to Termination Resistance Value (0) | 2022.11.28 |
Ethernet MDI Schematic 설계&실험 (0) | 2022.11.08 |