Wiznet Ethernet Chip Design Guide

Introduction

This document is a Design Guide for WIZnet Chip to be used for PCB. It contains reference for PCB design using W5100, W5300, W5500, W7100A, W7500, and W7500P. Contents of MDI (Medium-dependent interface) signal, power supply, parts placement, MII (Media Independent Interface), etc. are included and you must follow the instructions below. If you do not follow the instructions, you are likely to experience degraded Ethernet performance.

 

설계 방법으로 아래 4가지 목차를 구성한다.

1. Design Check List
2. SCH Design Guide
3. PCB Design Guide
4. ESD&EMI

---

1.Design Check List

오류에 대한 정확한 이유를 찾기 이전에 간단하게 점검해 볼 수 있는 Check Menual 이다. 

 

DRC Check

제일 기본되는 DRC Check 이다. 회로 설계시 디자인적인 룰을 정해놓고, 그 룰을 벗어나는 부분이 있는지. 즉 치명적인 오류가 있는지 확인 할 수 있는 기능이다. 각 설계 툴마다 조금씩 다르겠지만 DRC Error 가 있는지 확인한다. 대부분의 툴에서 Error 는 꼭 해결해야만 하는 문제이고(Routing 이 안됐다던가 Solder paste 가 곂쳤다던가 등 DRC 로 해결 할 수 없는 문제) , Warning 은 확인하고 상황에 따라 넘어갈 수 있는 문제이다.(Clearence 설정을 너무 크게해 라인간의 거리가 충분한데도 DRC check 에서 걸리는 경우 DRC 를 다시 설정해 문제를 해결할 수 있음) 

<해당 이미지는 Altium 의 DRC 창. 메뉴에 보면 다양한 Rule 을 설정할 수 있는 것을 볼 수 있다>

Decoupling Capacitor

모든 Chip 설계에서 적용된다. Decoupling Capacitor 는 전원라인의 노이즈를 제거하기 위해서이다. 필터링이 목적인만큼 Line 의 종단인 해당 Chip에 최대한 가까이 배치하는 것이 좋다. 보통 메인전원에서부터 큰 Cap -> 작은 Cap 순으로 배치한다. 즉, Chip 에는 가장 작은 Cap 을 배치하는 것이 좋다. 그렇지만 일부 Chip 들에 관해서는 큰 Cap 을 메인칩 가까이에 두는 경우도 있으므로 Datasheet 를 확인하는 것을 권장한다.

 

X-tal , OSC

오실레이터는 전원노이즈만 없다면 비교적 안정적인 클럭을 내보내기때문에 수동 발진소자인 X-tal 보다는 괜찮지만, 가능하다면 Chip 에 가까이 배치하고 Line 또한 짧은 것이 좋다. 또한 Line 에 Via 는 없는 것이 동작 안정성에 유리하다.

또한, 하나의 발진소자에 두 개의 장치연결은 절대 불가하다. (전류가 부족할 상황, 상호간섭이슈)

<W6100-EVB 보드의 PCB 단면 :: 최대한 Chip 가까이에 배치, Via 없이 Routing>

System GND Plane

Chip 전체에 System GND 로 덮어주는 것이 좋다.

Power Pattern & Via

Power Line 은 Pattern 과 Via 설정도 고려해주어야 한다. Pattern은 넓이(Width)와 동박굵기(Hight : OZ), 온도에 따라 전류용량이 바뀐다.

Via 또한 낱개의 전류용량이 바뀌니 이를 고려하여 설계하는 것이 좋다. 되도록 하나의 큰 Via 보다는 여러개의 작은 Via 로 설계하는 것이 좋다. 

The CircuitCalculator.com Blog » PCB Trace Width Calculator

---

2. SCH Design Guide

• W6100, W5100S, W5300
• W5500
• W7500P
• W7500

---

W6100, W5100S, W5300 회로구성

• Trans 가 포함되지 않은 RJ45 Connector 를 사용할 경우 Trans 부분도 설계해주어야 한다.
• Option1 은 EMI 대비용 댐핑저항이다. 폐사의 경우 33Ω을 많이 사용한다.

W5500 회로구성

• Trans 가 포함되지 않은 RJ45 Connector 를 사용할 경우 Trans 부분도 설계해주어야 한다.
• Option1 은 EMI 대비용 댐핑저항이다. 폐사의 경우 33Ω을 많이 사용한다.

*W5500 은 내부 Rx,Tx PHY 가 서로 다른 모드로 구동된다. 하여 TCT/RCT 에 대한 설계가 바뀐다.

 

아래 회로를 살펴보자

 

<Trans를 포함한 Ethernet Socket, W5500 회로(좌), RB1-125BAG1A 의 회로>

 

 보통의 PHY Chip 은 Rx,Tx 같은 UTP 포트레벨을 갖는다. PHY 는 Voltage Mode, Current Mode 두가지 Mode 를 갖는데, 이는 PHY Chip 데이터에 저장된 UTP 포트레벨에 따라 결정된다.

 

보통의 Chip 과는 다르게 W5500은 Rx, Tx 다른 포트레벨을 갖는데 Rx 쪽은 Current Mode 구동, Tx 쪽은 Voltage Mode 로 구동된다. 

Current Mode는 CT 에 Capacitor 를 통해 GND 에 연결시켜주어야 하고, Voltage Mode 는 CT 에 전원을 연결시켜주어야 한다.

 

위의 Ethernet Socket 을 보면 RCT, TCT 가 묶여있다. 하여 Current 모드인 RCT 에 전압이 인가되게된다. 하여 Rx Line 에 적절한 Capacitor 로 절연을 해주어야한다. 

 

즉, W5500 와 TCT, RCT 가 묶여있는 RJ-45 Socket 으로 회로구성을 할 때만 Rx Line 에 Capacitor 를 장착해주면 된다.

W7500P 회로구성

• Trans 가 포함되지 않은 RJ45 Connector 를 사용할 경우 Trans 부분도 설계해주어야 한다.
• Option1 은 EMI 대비용 댐핑저항이다. 폐사의 경우 33Ω을 많이 사용한다.

W7500 회로구성

• 반드시 PHY Chip 을 추가로 설계해야 하고, 설계부분은 PHY Chip 제조업체의 Doc 를 참조하도록 한다.

[추가 ] 변압기가 RJ-45 와 분리되어 있는 경우의 회로  

( 변압기가 결합된 RJ-45 Socket 을 이용한다면 해당사항 X )

 

-  A, B 부분은 최대한 변압기단에 가깝게 배치해야한다. 

- 변압기와 RJ-45 Socket 의 거리도 최대한 가까워야 한다.

  거리는 25mm(1000mil) 미만이 되게 하는 것을 권유한다.

---

3. PCB Design Guide

Socket 은 Trans가 결합된 Socket 과 분리되어 있는 Socket . 두가지로 분류되는데, Trans 설계에따라 회로도 조금씩 다를수 있으니 주의해야 한다. 보통 Trans 와 결합되어있는 Socket 을 많이 사용한다.

Ethernet Socket 부

- 위의 PCB와 같이 Ethernet Socket 아래의 레이어에는 Power, GND Plane 을 두지 않고 절연시켜주는 것이 좋다.

- Trans 와 분리되어있는 형태의 설계라면 Trans 또한 아래 레이어에는 Power , GND Plane 을 두지 않고 절연시켜준다.

 

MDI Digital Line 

• TX,RX 라인은 짧으면 짧을수록 좋다.
• 차폐를 위해 TX와 RX 쌍 사이에 GND Plane 을 만들어주는 것이 좋다.
• PHY 와 RJ45 커넥터 사이에는 디지털 신호에 대한 라우팅이 없어야 한다.
• TX,RX 신호 근처에 고주파 장치 및 라인이 없어야 한다.
• TX,RX 라인은 되도록 길이를 맞춰주는 것이 좋다.
• TX+/- 및 RX+/- 신호의 개별 임피던스는 50Ω 미만으로 유지되어야 하고, +/- 차동 신호의 임피던스는 100Ω으로 유지되어야 한다.
• 권장 신호 길이는 25mm(1000mil) 미만이 권장되며, 아무리 길어도 75mm(3000mil) 보다 길어선 안된다. 
• TX+/- 및 RX+/-의 라우팅은 45도 또는 곡선으로 연결해야한다.
• TX+/- 및 RX+/- 신호는 Via 또는 Layer 변경은 좋지 않다.

Differential Line 의 Line 길이를 맞춰준다.

---

ESD & EMI​

• Chassis GND and System GND should be separated more than 80mil.
• Protect the circuit from external ESD shocks by using TVS diode.
• Use a metal RJ45 Connector.
  • Connect Shield to Chassis GND.

---

English Version - Heckster.io

https://www.hackster.io/alan43/wiznet-ethernet-chip-design-guide-6572d5